15.8.1. Asynchrone Taktwiederherstellung

Die Taktwiederherstellungslogik synchronisiert den internen Takt mit dem eingehenden seriellen Frame. Das nachfolgende Bild zeigt den Abtastvorgang des Startbits eines ankommenden Frames. Die Abtastrate ist im normalen Modus das 16-fache und im Modus mit doppelter Geschwindigkeit das 8-fache der Baudrate. Die Pfeile zeigen die Synchronisationsabweichungen im Abtastprozess. Zu beachten ist die größere Zeitabweichung wenn der Modus mit doppelter Geschwindigkeit verwendet wird (U2X = 1). Die Abtastungen, die mit Null bezeichnet sind, sind Abtastungen, die ausgeführt wurden, als die RxD Leitung inaktiv war.

Abtastvorgang des Startbits

Wenn die Taktwiederherstellungslogik einen High (inaktiv) zu Low (Startbit) Übergang auf der RxD Leitung erkennt, beginnt die Sequenz zur Startbiterkennung. Gehen wir davon aus, dass die Abtastung 1 die erste Nullabtastung war. Dann verwendet die Taktwiederherstellungslogik im normalen Modus die 8, 9 und 10 Abtastung, um zu entscheiden, ob ein gültiges Startbit empfangen wurde. Im Modus mit doppelter Geschwindigkeit werden die Abtastungen 4, 5 und 6 verwendet. Wenn zwei oder mehr der drei Abtastungen als High erkannt werden, wird das Startbit als Störspitze interpretiert und der Empfänger wartet auf das Erkennen des nächsten High-Low Übergangs. Immer wenn ein gültiges Startbit erkannt wurde, ist die Taktwiederherstellungslogik synchronisiert und die Datenwiederherstellung kann beginnen. Der Synchronisationsvorgang wird bei jedem Startbit wiederholt.