15.3. Takterzeugung

Die Takterzeugungslogik generiert den Basistakt für den Sender und Empfänger. Der USART unterstützt vier Taktmodi: den normalen asynchronen Modus, den asynchronen Modus mit doppelter Geschwindigkeit, den synchronen Mastermodus und den synchronen Slavemodus. Das UMSEL Bit im USART Control Register C (UCSRC) wählt zwischen dem asynchronen und dem synchronen Modus aus. Die doppelte Geschwindigkeit (nur asynchron) kann mit dem U2X Bit im UCSRA Register ausgewählt werden. Wenn ein synchroner Modus (UMSEL = 1) benutzt wird, kontrolliert das Datenrichtungsregister für den XCK Pin (DDR_XCK) ob die Taktquelle intern (Mastermodus) oder extern ( Slavemodus) ist. Der XCK Pin ist nur in den synchronen Modi aktiv. Das nachfolgende Bild zeigt das Blockdiagramm der Takterzeugungslogik.

Blockschaltbild Takterzeugung

Beschreibung der Signale:

txclk	Sender Takt (internes Signal)
rxclk	Empfänger Basistakt (internes Signal)
xcki	Eingang vom XCK Pin (internes Signal), verwendet im synchronen Slavemodus
xcko	Taktausgang zu XCK Pin (internes Signal), verwendet im synchronen Mastermodus
fosc	XTAL Pin Frequenz (Systemtakt)