13.10.1. TCCR2 – Timer/Counter2 Control Register

TCCR2 Register des ATmega8

Bit 7 – FOC2: Force Output Compare

Das FOC2 Bit ist nur aktiv, wenn die WGM-Bits einen nicht-PWM Modus auswählen. Um die Kompatibilität mit zukünftigen Bausteinen sicherzustellen, muss dieses Bit auf 0 gesetzt werden, wenn das TCCR2 in einem PWM Modus beschrieben wird. Wenn eine logische 1 in das FOC2 Bit geschrieben wird, wird unmittelbar ein Compare Match erzwungen. Der OC2 Ausgang ändern sich dann den Einstellungen der COM-Bits entsprechend. Zu beachten ist, dass das FOC2 Bit im Sinne von Freigabebits implementiert ist, so dass das Verhalten beim erzwungenen Compare Match durch die COM-Bits bestimmt wird.

Ein erzwungener Compare Match generiert keine Interrupts und löscht den Timer auch nicht. Das FOC2 Bit wird immer als 0 gelesen.

Bit 6 und 3 – WGM20 und WGM21: Waveform Generation Mode

Die WGM Bits kontrollieren die Zählsequenz des Zählers, die Quelle für den Maximalwert (MAX) des Zählers und die Art der generierten Ausgangswelle. Die vom Timer/Counter2 unterstützend Arbeitsmodi sind: Normaler Modus (Zähler), Clear Timer on Compare (CTC) Modus und zwei verschiedene PWM Modi.

Ausgangssignal Timer2

Bit 5 und 4 – COM21 und COM20: Compare Match Output Mode

Die beiden Bits kontrollieren das Verhalten des Output Compare Pins OC2. Wenn eines der beiden Bits gesetzt ist, überlagert das OC2 Signal die normale I/O Funktion des Pins. Im Data Direction Register (DDR) müssen die entsprechenden Bits für OC1A bzw. OC1B so gesetzt sein, dass de Pin als Ausgang konfiguriert ist.

Wenn OC2 als Ausgangsfunktion verwendet werden, ist die Funktion der COM-Bits von den Einstellungen der WGM Bits abhängig. Nachfolgende Tabelle zeigt die Funktionen der COM2x Bits, wenn die WGM Bits auf den normalen oder den CTC Modus eingestellt sind.
Normaler oder CTC Modus

COM21	COM20	Funktion
0	0	Normale Portfunktion, OC2 abgeschaltet
0	1	Wechsel an OC2 bei Compare Match
1	0	Löschen von OC2 bei Compare Match (Low-Pegel)
1	1	Setzen von OC2 bei Compare Match (High-Pegel)

Fast PWM Modus

COM21	COM20	Funktion
0	0	Normale Portfunktion, OC2 abgeschaltet
0	1	Reserviert
1	0	Löschen von OC2 bei Compare Match, Setzen von OC2 bei TOP
1	1	Setzen von OC2bei Compare Match, Löschen von OC2bei TOP

Phase correct PWM Modus

COM21	COM20	Funktion
0	0	Normale Portfunktion, OC2 abgeschaltet
0	1	Reserviert
1	0	Löschen von OC2 bei Compare Match beim Hochzählen, Setzen von OC2 bei Compare Match beim Runterzählen
1	1	Setzen von OC2 bei Compare Match beim Hochzählen, Löschen von OC2 bei Compare Match beim Runterzählen

Bit 2 bis 0 – CS22, CS21, CS20: Clock Select Bits 2, 1, 0

Diese Bits bestimmen die Vorteilerquelle für Timer/Counter2:

CS22	CS21	CS20	Beschreibung
0	0	0	Timer/Counter2 ist gestoppt
0	0	1	clkT2S/1 (ohne Vorteiler)
0	1	0	clkT2S/8 (mit Vorteiler)
0	1	1	clkT2S/32 (mit Vorteiler)
1	0	0	clkT2S/64 (mit Vorteiler)
1	0	1	clkT2S/128 (mit Vorteiler)
1	1	0	clkT2S/256 (mit Vorteiler)
1	1	1	clkT2S/1024 (mit Vorteiler)