13.6. Output Compare Einheit

Der 8-bit Vergleicher vergleicht kontinuierlich den Wert des TCNT2 Registers mit dem Output Compare Register OCR2. Wenn die Werte von TCNT2 und OCR2 gleich sind, signalisiert der Vergleicher die Übereinstimmung. Durch die Übereinstimmung wird das Output Compare Flag (OCF2) mit dem nächsten Timer Takt gesetzt. Wenn freigegeben (OCIE2 = 1), erzeugt das Output Compare Flag einen Interrupt . Das Flag wird automatisch gelöscht, wenn die Interruptroutine ausgeführt wird. Es kann aber auch per Software gelöscht werden, indem eine logische 1 in das Bit geschrieben wird. Der Waveform Generator verwendet das Überinstimmungssginal, um ein Ausgangssignal entsprechend der Einstellungen der Waveform Generation Mode Bits (WGM21 bis WGM20) und der Compate Output Mode Bits (COM21 und COM20) zu erzeugen. Das TOP und BOTTOM Signal wird vom Waveform Generator verwendet um die besonderen Fälle von extremen Werten in einigen Betriebsmodi zu handhaben.

Output Compare Einheit Timer2

Das OCR2 Register ist zweifach gebuffert, wenn einer der PWM Modi verwendet wird. Im normalen Clear Timer on Compare (CTC) Modus ist die zweifache Bufferung ausgeschaltet. Die zweifache Bufferung dient zur Synchronisation der laufenden Zählung mit sich verändernden TOP und BOTTOM Werten in dem OCR2 Register. Die Synchronisation verhindert das Auftreten von unsymmetrischen PWM Pulsen und macht den Ausgang glitch frei.

Der Zugriff auf die OCR2 Register sieht kompliziert aus, ist es aber nicht. Wenn die Bufferung freigegeben ist, dann greift die CPU auf das ORC2-Buffer Register zu, wenn die Bufferung ausgeschaltet ist, dann greift die CPU direkt auf das OCR2 Register zu.

Erzwungener Output Compare

In nicht PWM-Modi kann der Übereinstimmungsausgang des Vergleiches auch erzwungen werden, indem man eine 1 in das Force Output Compare (FOC2) Bit schreibt. Bei der erzwungenen Vergleichsübereinstimmung wird weder OCF2 Flag gesetzt noch der Timer gelöscht oder neu geladen. Allerdings wird der OC2 Pin aktualisiert so als sei eine echte Vergleichsübereinstimmung aufgetreten. Ob der OC2 Pin gelöscht, gesetzt oder gewechselt wird, wird durch die Einstellungen der COM21 und COM20 Bits festgelegt.

Compare Match durch Schreiben in das TCNT2 blocken

Alle Schreibversuche der CPU in das TCNT2 Register blockieren eine Vergleichsübereinstimmung die im nächsten Taktzyklus auftritt, auch wenn der Timer gestoppt ist. Dadurch ist des möglich, die OCR2 Register mit den gleichen Werten wie das TCNT2 Register zu beschreiben, ohne dass dadurch ein Interrupt ausgelöst wird.