12.13.1. TCCR1A – Timer/Counter1 Control Register A

TCCR1A Register

Bit 7 und 6 – COM1A1 und COM1A0: Compare Output Mode für Kanal A

Bit 5 und 4 – COM1B1 und COM1B0: Compare Output Mode für Kanal B

Die beiden Bits COM1A1/COM1A0 sowie COM1B1/COM1B0 kontrollieren das Verhalten der beiden Output Compare Pins OC1A und OC1B. Wenn eines der beiden Bits gesetzt ist, überlagert das OC1n Signal die normale I/O Funktion des Pins. Im Data Direction Register (DDR) müssen die entsprechenden Bits für OC1A bzw. OC1B so gesetzt sein, dass die Pins als Ausgang konfiguriert sind.

Wenn OC1A oder OC1B als Ausgangsfunktion verwendet werden, ist deren Funktion von den Einstellungen der WGM Bits abhängig. Nachfolgende Tabelle zeigt die Funktionen der COM1nx Bits, wenn die WGM Bits auf den normalen oder den CTC Modus eingestellt sind.
Normaler oder CTC Modus

COM1A1 COM1B1	COM1A0 COM1B0	Funktion
0	0	Normale Portfunktion, OC1A/OC1B abgeschaltet
0	1	Wechsel an OC1A/OC1B bei Compare Match
1	0	Löschen von OC1A/OC1B bei Compare Match (Low-Pegel)
1	1	Setzen von OC1A/OC1B bei Compare Match (High-Pegel)

Fast PWM Modus

COM1A1 COM1B1	COM1A0 COM1B0	Funktion
0	0	Normale Portfunktion, OC1A/OC1B abgeschaltet
0	1	WGM =15: Wechsel an OC1A bei Compare Match, OC1B abgeschaltet (Normale Portfunktion)
1	0	Löschen von OC1A/OC1B bei Compare Match, Setzen von OC1A/OC1B bei TOP
1	1	Setzen von OC1A/OC1B bei Compare Match, Löschen von OC1A/OC1B bei TOP

Phase correct und Phase/frequency Correct PWM Modus

COM1A1 COM1B1	COM1A0 COM1B0	Funktion
0	0	Normale Portfunktion, OC1A/OC1B abgeschaltet
0	1	WGM = 9 oder 14: Wechsel an OC1A bei Compare Match, OC1B abgeschaltet (Normale Portfunktion)
1	0	Löschen von OC1A/OC1B bei Compare Match beim Hochzählen, Setzen von OC1A/OC1B bei Compare Match beim Runterzählen
1	1	Setzen von OC1A/OC1B bei Compare Match beim Hochzählen, Löschen von OC1A/OC1B bei Compare Match beim Runterzählen

Bit 3 – FOC1A: Force Output Compare for channel A

Bit 2 – FOC1B: Force Output Compare for channel B

Die beiden Bits FOC1A und FOC1B sind nur aktiv, wenn die WGM-Bits einen nicht-PWM Modus auswählen. Um die Kompatibilität mit zukünftigen Bausteinen sicherzustellen, müssen diese Bits auf 0 gesetzt werden, wenn das TCCR1A in einem PWM Modus beschrieben wird. Wenn eine logische 1 in die FOC1A bzw. FOC1B Bits geschrieben wird, wird unmittelbar ein Compare Match erzwungen. Die OC1A bzw. OC1B Ausgänge ändern sich dann den Einstellungen der COM-Bits entsprechend. Zu beachten ist, dass die FOC-Bits im Sinne von Freigabebits implementiert sind, so dass das Verhalten beim erzwungenen Compare Match durch die COM-Bits bestimmt wird.

Ein erzwungener Compare Match generiert keine Interrupts und löscht den Timer auch nicht. Die FOC-Bits werden immer als 0 gelesen.

Bit 1 und 0 – WGM11 und WGM10: Waveform Generation Mode

Diese Bits sind in Kombination mit den WGM-Bits, die im TCCR1B Register zu finden sind, zu verwenden. Die WGM Bits kontrollieren die Zählsequenz des Zählers, die Quelle für den Maximalwert (TOP) des Zählers und die Art der generierten Ausgangswelle. Die vom Timer/Counter1 unterstützend Arbeitsmodi sind: Normaler Modus (Zähler), Clear Timer on Compare (CTC) Modus und drei verschiedene PWM Modi.

Ausgangssignale